[l´oferta està tancada.]
Denominació del lloc: |
ASIC Design and Verification Engineer |
Empresa: | Empresa de diseño, fabricación y comercialización de cámaras 3D |
|
|
Funcions: |
Requisitos:
Funciones:
Desarrollará un innovador ASIC de bajo consumo para obtener mapas de profundidad de alta calidad procesando en tiempo real fotogramas de vídeo captados por nuestra apiCAM. apiCAM es una cámara 3D de última generación que ofrece simultáneamente imágenes 2D y 3D con una sola lente a 30 fps (fotogramas por segundo), mayor en el futuro. apiCAM ya está llegando a los mercados de Imagen Médica, Robótica, Industria 4.0 y apuntando a las próximas generaciones de gafas XR, Tablets, PCs y Smartphones. Te unirás al equipo de algoritmos de la empresa para mejorar e implementar algoritmos de profundidad e imagen de última generación de forma eficiente en FPGAs y finalmente en un ASIC. Tu equipo formará parte de un departamento de I+D con expertos en óptica física, procesamiento de imágenes, algoritmos, software y automatización industrial. |
Places sol´licitades: | 1 |
Data límit d´admissió de candidats: | 03/06/2024 |
Localitat: | Paterna |
Província: | Valencia |
Àmbit geogràfic: | Resto de España |
Tipus de contracte: | Duracion Determinada Tiempo Completo |
Retribució bruta anual: | 30.000€ |
Comentaris: | Para participar en el proceso de selección es necesario disponer de las claves de acceso a UVocupacio, después de validarse con las claves hay que pinchar en Más información y después en Inscribirse en la oferta. En caso de duda contactar con el correo uvempleo.usuarios@uv.es |